[文章內容簡介]：介紹基于高性能、低成本的ML2724和DSP的2．4GHz快速跳頻系統設計，探討跳頻信道的分配、跳頻圖案的設計，以及跳頻同步問題，并給出了部分軟件實現的流程圖。

2．4GHz是無線產品開發使用最為廣泛的公用頻段。目前很熱門的技術話題——無線局域網的802．11標準就是采用2．4GHz這段頻段。針對無線局域網，最大的爭論便是其安全性和穩定性，國內外諸多文獻指出：除了在無線局域網中采用更佳的密鑰機制，應該廣泛使用擴頻和跳頻等技術，增加其在無線信道上的穩定性和安全性。比較無線局域網中采用直接序列擴頻和跳頻兩種方式的性能，可以得出：在無線局域網中采用跳頻方式更佳。目前，對于跳頻系統的設計通常采用CPLD+FPGA+DSP協同頻率合成器實現，這樣既增大了系統的體積，更導致系統的成本很高。本文介紹了基于高性能、低成本的ML2724和DSP的2．4GHz快速跳頻系統設計。由于ML2724集成了可編程頻率合成器、正交調制器和各種濾波器，并具有方便的控制接口，這樣既可以減小體積，又可以降低成本；詳細介紹了信道的分配和PN碼的設計，以及跳頻同步問題，并給出了部分軟件實現的流程圖。



    1 ML2724簡介

ML2724是Micro Linear公司的一款高性能的廣泛應用于2．4GHz快速跳頻通信系統的單片集成收發芯片，它集成了本振、抗鏡像Ⅳ濾波器和基帶低通濾波器、限幅器、數據判決器，并且自帶了一個可編程控制的頻率合成器，具有同步指示和與基帶處理相接的各種端口。它具有以下主要特點：

(1)能夠完成2．4GHz通信系統的收發功能的集成單芯片；

(2)信道間隔為2．048MHz，具有80個信道；

(3)完全集成了所有的Ⅲ濾波器和數據濾波器；

(4)靈敏度為-90dBm；

(5)內部集成了完整的1．6GHz的頻率合成器；

(6)作為FHSS發射，能夠達到1600跳／秒；

(7)可以利用一個3線的接口可編程控制PLL；

(8)具有模擬接收信號強度指示(RSSl)；

(9)在2．4GHz時，傳輸距離10m～1000m，傳輸速度可達1．5Mbps；

(10)可以應用于TDD和TDMA通信系統中。

其內部原理框圖如圖1所示。



2 系統的組成原理與設計

2．1系統的組成原理

筆者設計的2．4GHz快速跳頻系統的組成原理如圖2所示。系統主要由ML2724和DSP完成，該系統能達到1600跳／秒。如果跳頻圖案為正交排列，本系統的跳頻點數最大可以為80個，非正交排列則為40個，在跳頻帶寬范圍內，跳頻間隔為1．024MHz，中心頻率為2．4GHz，跳頻處理增益分別為16dB(正交)、16dB(非正交)；DSP完成基帶信號的編解碼處理、跳頻同．步控制、收發控制，以及跳頻同步信息的提取和語音編解碼器的控制。語音編碼可以采用AMBE2000實現，也可以采用MC3518實現CVSD的語音編碼。下面將探討跳頻信道的分配、跳頻圖案的設計，以及跳頻同步問題。

2．2 跳頻信道的設置

如果按ML2724內部的分頻點規則，鄰近頻率間隔不重疊(非正交排列)，系統的跳頻點數最多只能有40個頻點，由于跳頻點數太少不能滿足系統抗干擾指標，所以本系統中采用了相鄰頻點間正交排列方式，如圖3所示。即允許發射頻率的間隔重疊，間隔為1．024MHz，雖然正交排列與常規排列方式的系統帶寬相同，但是跳頻點數增加了一倍，跳頻處理增益獲得3dB的提高。

2．3 跳頻圖案和序列的設計

由于受系統工作頻點的限制，頻點只能在80個(正交排列)的頻點中偽隨機地選取。從跳頻系統性能上講，系統對跳頻圖案的產生和性能有如下要求：

(1)跳頻圖案的周期性應足夠長，線性復雜度應足夠大，以達到高保密度的性能和強的抗破譯性；

(2)同一網內各用戶間的跳頻圖案的互相關性能要好，跳頻圖案的自相關性能也要良好，以減小因碰撞帶來的信噪比損失；

(3)具有較好的隨機性，使其不易被他方捕獲和解密；

(4)各頻點在頻帶內均勻分布，以增強抗干擾性能；

(5)跳頻指令碼的數量要多，可更換，以便多網使用，這樣可進一步提高系統的抗截獲性。

    從國內外資料和研究來看，跳頻圖案的構造通常采用m序列、M序列、Gold碼和鐘控碼等產生。這些碼各有優缺點，其中鐘控碼性能最好且數量多；非線性碼相關性能較好、編碼復雜度高、難于破譯，但結構復雜，挑選碼比較困難；Gold碼數量多，周期長，具有三值互相關性；RS碼相關性好，但周期短；M序列也屬于非線形碼，其數量雖多，但相關性差；m序列相關性能好，實現簡單，但數量少。綜合各方面的因素，筆者采用了理論研究最完備、易于產生的m序列，并通過非線性變換的方法，增加序列的復雜度，并使其非線性化、具有優良的自相關和互相關性能。A．Lempl和H．Greenberger于1974年提出了具有最佳漢明相關性能的跳頻序列簇的構造模型，它是基于有限域GF(P)上的n級m序列發生器。以發生器的眾個相鄰級(k≤n)與某個k項逐項模P相加后，去控制頻率合成器，此模型稱為L-G模型。L-G模型中存在嚴重的頻點滯留問題：每當在移位寄存器中出現n重XX…X，XεGF(P)，X≠0，輸入到頻率合成器的是連續n-k+1跳變的k重XX…X。這樣信號在某個頻率上停留相當長的時間，很容易被非法接收機檢測。

因此，在L-G模型上進行改進，采用了k個非相鄰級緩解頻點滯留問題，采用平滑替代算法[5]進行跳頻圖案的寬間隔處理。定義頻帶F：

F={f1|0≤i≤N-1}

只要滿足|fi+1-fi|≥d就稱為寬間隔跳頻點，反之稱為窄點。對于窄點有修正關系式：

PN（i+1）=[PN(i)+d]modN

其中，N為跳頻頻點數；d為跳頻間隔；PN(i)為跳頻碼號。

這樣對窄點通過修正處理后，在頻域F上所確定的頻率點就構成了所需要的寬間隔跳頻圖案集。這種方法不需要構造對偶頻點或者對偶頻帶，保證了偽碼序列的隨機性，又等于進行了第二次非線性變換，使偽碼(m序列)的非線性化程度和抗破譯能力大大增強。從而得到既滿足寬間隔要求，又克服L-G模型缺點的寬間隔跳頻圖案，構造模型如圖4所示。這種跳頻序列構造模型用FPGA或CPLD實現是不難的，但從系統成本出發，利用帶ARM內核的DSP實現。而跳頻頻率合成器當然就利用ML2724內部所集成的頻率合成器。

    2．4 系統的同步問題考慮

跳頻系統的同步是成功通信的前提條件。如果沒有同步，也就無法解調出信碼，跳頻系統的抗干擾也就無法發揮。由于收發時鐘的不一致性、跳頻序列的啟動時差、電波傳播時延等因素，接收端啟動的跳頻序列與接收到的發送跳頻序列開始總是不同步的。因此，收端必須采用一定的技術措施迫使本地跳頻序列與發端的跳頻序列同步，這就是跳頻碼的捕獲；在取得同步之后，噪聲及一些外來因素的干擾還會迫使已取得的同步出現失鎖現象，為此還應采取保持同步的技術，這就是同步跟蹤。

跳頻同步是系統初始同步、遲入網勤務同步和快速同步三者的有機結合。初始同步是網內用戶通過搜索初始同步信息而快速達到同步進入正常通信，是通信雙方溝通的主要手段；勤務同步是遲于初始同步信息發送之后而處于搜索狀態的用戶，通過搜索網內用戶數據流中插入的同步信息來及時加入網內通信，同時勤務信息也是同步保持及快速同步的保證。同步的建立離不開同步信息。本系統設計的同步信息內容包括相關碼、標記、位同步、網號、頻率表示號、TOD及其他信息。通信開始時，接收機不斷地搜索同步信息，當從四個循環頻率中檢測到兩次同步信息，則認為抓到了同步，并根據相關碼和標志，確定出通信的起始時刻；并后續地跳頻點傳送相同的位同步、網號、頻率號信息。為了增加抗干擾能力，采用擇多判決。最后，接收完TOD信息后，即可換算出對應的跳頻圖案，開始數據或數字話音信息的傳輸。

為了使電臺有遲后入網和同步保持的功能，需在傳輸數據流中攜帶一定的同步信息(勤務同步)，以滿足通信的要求。遲入網同步中，如在此幀檢測失敗，則下幀繼續搜索，直到抓住正確的勤務同步信息為止。另外，利用每幀中的勤務同步信息可實現同步保持。在每幀同步信息出現時，接收機在出現相關碼、標記的跳頻區域加大搜索窗口，利用收到的相關信息，調整發生偏移的跳頻時鐘，達到同步保持的目的。

3 系統的軟件設計

系統同步的軟件設計主要考慮接收部分的初始同步捕獲和同步處理。接收同步處理由DSP協同ML2724共同完成，DSP(帶ARM內核)從ML2724提取同步信息，經過相關運算，判斷跳頻是否達到同步。獲得初同步以后，數據交由DSP完成主要的同步處理過程。系統接收同步過程的軟件流程如圖5所示。

在通信技術領域，擴、跳頻技術以其低截獲率、保密性好、抗干擾、抗衰落能力強、多址連接靈活、對窄帶信號干擾小等特點，顯示出其他傳輸體制無與倫比的優越性，廣泛應用于雷達、導航、通信、遙控遙測等各個領域，尤其是在軍事通信方面的成功應用，受到了各國軍方的高度重視。在民用方面，跳頻技術也有廣泛的應用，在頻率資源日益緊張的現代無線通信中，跳頻通信系統通過跳頻調制偽碼的優良的自、互相關特性，實現多址，增大系統容量。本文所設計的2．4GHz快速跳頻系統可以廣泛應用在小局域無線通信系統，例如目前比較熱門的無線局域網中，尤其可以采用無線局域網的組網方式，實現熱點地區的無線覆蓋。