兼具設計彈性與成本優勢 FPGA加速RFID讀取機開發

文章出處：http://hz-huyue.com 作者：臺灣新電子   人氣： 發表時間：2011年10月19日

    FPGA元件可靈活編程的特性，一直扮演著加速產品上市速度的重要角色。藉由FPGA與嵌入式處理器核心的搭配，將有助於RFID讀取機設計業者，利用市面上現成的射頻相關元件，在最短的時間內開發出符合產業標準的產品。

    無線射頻識別系統(RFID)是一種自動辨識技術，每個目標實體均擁有一組獨一無二的辨識碼(Unique Identifying Number, UID)，并儲存於RFID詢答器(Transponder)或標籤上。RFID標籤通常貼附在實體上，如硬紙片、貨架、包裝盒等。RFID讀取機(詢問器)能從標籤中擷取出UID。

    一個基本的RFID系統包含三個元件：天線或線圈、含有RFID解碼器的收發器、以及擁有UID的RFID標籤。表1顯示了四種常用的RFID頻率及其相關應用領域。目前最受矚目的商業用途頻率為超高頻(UHF)。此頻率已在供應鏈管理方面進入大量應用階段。

    EPC為電子商品條碼(Electronic Product Code)的縮寫。此條碼為一種RFID標籤的標準，包含標籤的資料內容，以及各種開放式無線通訊協定。EPC結合了條碼規格中使用的各項資料標準，以及ANSI與其他組織(802.11b)所開發的無線資料通訊標準。目前供應鏈管理所採用的EPC標準為EPC Class1 Gen2(圖1)。

供應鏈所須的RFID標籤與讀取機

    Class1標籤通常是在工廠中就已預先編寫完成，但也可在現場下載。通常當標籤寫入資料后，記憶體就被鎖住，不允許再寫入資料。Class1標籤採用傳統的封包型通訊協定，讀取機傳出的封包中，即含有指令與資料，緊接著還有標籤的回應訊息。 

    RFID系統環境使用的頻道屬於免授權的ISM(工業、科學、醫療)頻段，因此充滿著許多干擾源。在這種頻段中運作的RFID讀取機，容易受到各種外部干擾源的影響，包括無線電話、無線耳機、無線資料網路、以及其他鄰近的讀取機裝置。每種讀取機的射頻(RF)接收器之前端元件必須能承受極高的干擾源，而且不會因訊號扭曲而造成詢答錯誤(圖2)。接收器的雜訊必須維持在最低，如此才能維持充裕的動態范圍，在無錯誤的狀態下，偵測低強度的標籤應答訊號。

 

抗雜訊射頻讀取機設計

    圖3顯示的讀取機射頻收發器架構是一種已廣為業界認可的設計，能夠在高密度、充斥干擾源的環境下正常運作。發送器與接收器結合了高動態范圍的直接轉換調變器與解調變器，藉以達到最高的強固性與最低的成本。 

    此讀取機的核心採用凌力爾特(Linear Technology)的LT5516高整合度直接轉換正交解調變器(Direct Conversion Quadrature Demodulator)，晶片內部包含高精準度正交相位(0 與90 )轉換器。天線接收到的訊號在通過射頻過濾器后，透過平衡-不平衡轉換器直接傳送到解調變器的輸入端。由於該款調變器的雜訊值相當低，因此不需要低雜訊放大器(LNA)，故能維持21.5 dBm IIP3與9.7dB P1dB的效能。

在接收階段，讀取機會向標籤傳送一個連續波(未調變)載波。在詢答階段，標籤會對載波的振幅進行調變，傳回一個位元流。調變格式為振幅偏移調變(Amplitude Shift Key, ASK)或反相振幅偏移調變(Phase-Reversal ASK)。解調變器包含兩個正交相位偵測輸出端，提供多元化的接收功能。若某個通道因多重通道或相位抵銷的緣故而無法收到訊號時，其他通道(經過90 的相位偏移)仍可接收高強度的訊號，反之亦然。因此，接收器的整體穩定度得以提升。

    經過調變后，就可把相位(I)與正交相位(Q)的差動輸出訊號進行耦合，傳至設定成差動放大器的運作放大器，將訊號轉換成單端式輸出。設計者可把高通過門檻設定成5kHz－低於接收資料流的最低訊號內容，并高於移動中標籤所可能產生的最高都普勒頻率(Doppler Frequency)，且仍遠高於60Hz的電源線頻率。而產生的輸出訊號可藉由被設定成四階式(Fourth-order)的LT1568低通過濾器傳送出去。在此，可將低通過門檻頻率設定成5MHz，允許最大的位元流訊號通過基頻門檻。

   此時基頻訊號可透過兩個解析度為12位元的低功耗類比數位轉換器(ADC)LTC2291，進行數位化。由於標籤的位元流傳輸頻寬為5kHz～5MHz，因此LTC2291能在25MSps的速度下，提供充裕的超額採樣效能，精準地擷取解調變訊號。若有需要，可在基頻數位訊號處理器(DSP)中，建置更多的數位過濾功能。這種設計帶來最高的彈性，讓接收器能設定邏輯門檻，讓基頻處理器能在數位模式下運作。

高動態范圍射頻發送器設計

    發送器採用整合型鏡像抑制直接轉換調變器，如圖3所示，LT5568提供極高的線性比例以及低雜訊的門檻，為訊號的傳送提供優異的動態范圍。調變器接收來自數位至類比轉換器(DAC)的正交基頻I與Q訊號，經過轉換與調變后，直接輸出成900MHz的傳送頻率。 

    就內部而言，一個高精準度正交相位偏移器分割了區域振盪器(Local Oscillator, LO)。調變后的射頻訊號結合成一個單端、單邊頻的射頻輸出訊號，并以46dBc進行鏡像抑制。此外，調變器對I與Q混頻器進行匹配，將LO載波訊號最大抑制在-43dBm。 

    組成的調變電路展現出良好的鄰近頻道功率比(Adjacent Channel Power Ratio, ACPR)效能，滿足傳輸頻譜遮蔽的需求。例如，在調變器射頻輸出值達-8dBm時，ACPR則高於-60dBc。由於輸出端的雜訊相當低，因此訊號可放大至最大的功率1瓦(美國為+30dBm)，或是歐規的2瓦。由於功率是用來為標籤提供電力，藉以達到最大的讀取距離，因此不論是在何種狀況下，ACPR都須維持固定值。LTC5505射頻功率偵測器的內部溫度補償機制，能精準地測量功率，并提供穩定回饋機制，來調節射頻功率放大器的輸出訊號。

基頻處理與網路介面

    在基頻部分，現場可編程邏輯閘陣列(FPGA)可針對傳送至DAC的訊號以及從ADC傳來的訊號，進行波形頻道化的作業。這個流程亦稱為數位中頻(IF)處理，其中包含一些過濾、增益控制、頻率轉換、以及取樣率改變等作業。FPGA甚至能以平行模式處理多個頻道。

    圖4顯示RFID讀取機架構的分區模式。其他基頻作業包括：

．預先偵測

．序列評估

．調變與解調變(包括ASK、頻率與相位偏移調變) 

．訊號產生

．相關器處理

．尖峰偵測與門檻限制

．CRC與檢查碼

．編碼與解碼(包括不歸零(NRZ)、曼徹斯特 (Manchester)編碼、單極、差分、雙極、米勒(Miller) 編碼)

．訊框偵測

．ID解擾碼

．安全加密引擎

 

    接收到的RFID標籤資料會透過序列埠或網路介面，傳送至企業系統伺服器。這種傳統架構已演變成復雜分散式TCP/IP網路的一部分，在此環境中，讀取機負責管理鄰近的標籤。如今，讀取機則扮演標籤與智慧型分散式資料庫系統之間的閘道器，連結至各種企業軟體應用系統中。

    這些基頻作業依據硬體/軟體的分割狀態，可在FPGA或數位訊號處理器、或結合兩種元件的系統上執行。

    基頻處理器不僅控制各種基頻作業的功能與排程，亦負責連結層通訊協定的作業。這些基頻作業包括：跳頻、側聽后傳送、以及防碰撞演算法的處理。此外，基頻處理器亦可提供像是乙太網路、USB、或Firewire等介面。

    基頻作業與數位射頻頻道化的處理功能，讓以FPGA型態的解決方案具備更高的吸引力與整合度。FPGA功能、DSP功能、基頻處理器功能，能藉由一個嵌入式處理器整合至一個FPGA元件中。

藉由FPGA快速實現RFID讀取機設計

    圖5顯示一個以FPGA為基礎的RFID處理器架構，其中的嵌入式處理器可使用一個硬體IP，如PowerPC，也可以是軟體核心如MicroBlaze，或甚至混合PowerPC與MicroBlaze。設計者可連結內建的硬體乙太網路媒體存取控制(EMAC)，透過外部乙太網路實體層元件連結至乙太網路。另一種替代方案是採用Lite Ethernet MAC IP來搭配/100-BaseT網路。 

    PowerPC/MicroBlaze嵌入型處理器負責執行以下作業：

 

．EPC 資料處理與轉送

．通訊協定處理

．詢答作業的排程

．TCP/IP網路介面

．控制與監視

．數據機控制器

．升級代理元件

．HTTP伺服器

．SNMP/MIB處理

 

     以賽靈思(Xilinx)的一款千兆乙太網路系統(Gigabit Ethernet System)參考設計－GSRD為例，其為一款EDK型態的參考系統，能在TCP/IP通訊協定與使用者資料介面間，扮演高效能橋接元件。GSRD元件具備的功能，可應付TCP/IP系統每位元組與每個封包的處理需求。 

     TCP傳送效能量測指標，現已有MontaVista Linux作業系統以及Treck的專屬版本。藉由賽靈思XPS平臺的微處理器函式庫定義(Micro-processor Library Definition, MLD)，Nucleus PLUS即時作業系統，可運用MicroBlaze與PowerPC處理器，為系統帶來更強的功能。同時能運用晶片內部記憶體來降低功耗、縮小尺寸，并提升效能，而完備的中介軟體，讓其成為RFID后端網路系統最佳的解決方案。

     可攜式讀取機能連結各類硬碟、QWERTY鍵盤、可攜式記憶體介面、各種顯示器、以及其他以復雜可程式化邏輯元件(CPLD)實現的周邊裝置(圖6)，這些CPLD能以極低的耗電量、高速效能、以及小型晶片封裝之優勢，協助應用處理器與支援上述功能。

     展望未來，RFID讀取機將會把如RF通訊協定處理等各種前端DSP功能，整合至FPGA元件。目前RF通訊協定處理仍是由獨立DSP元件負責。嵌入式軟體處理器核心已能提供優異的DMIPS/MHz效能，不久將能取代后端外部處理器，以支援控制讀取機的應用功能，透過可編程邏輯元件為RFID讀取機帶來最大彈性與降低成本的優勢。

(Niladri Roy與Akshaya Trivedi分別為Xilinx公司ISM垂直行銷部門資深經理與無線方案垂直行銷部門資深系統工程師；James Wong為Linear Technology公司產品行銷經理)